28 6) управляемый делитель частоты; 7} формирователь фазовых интервалов; 8) узел квантования. | Опорный сигнал подаотол на разъем Х2 к далое на вход фор- мирователя Ае (см.рше. з.д). Моследуемый сигнал подается на разъом ХТ и`дадее. ла вход формироватоля АТ (см.рио.3,а}.
- | | | Усиленный и ограниченный опорный сигнал поступает с выхода формирователя АР на вход коммутатора Ка {см.рис.3, 9), Усиленный и отраначениый исоледуемый ситнёл с выхода форме- рователя АТ поступает на вход коммутатора КТ (ем.рис,3,6), Опорный сигнал с коммутатора Кё поступает на вход импульс- ного фильтра в блоке управления, где производится фильтрация иировополосного шума сигнала, с выхода импульсното фильтра сигнал (см.ряс. 3 m) подается на другой вход коммутатора Ка. С выхода коммутатора Кё отфильтрованный опорный сигкал подается на зход формирователя фазовых интервалов.
Так как импульсные фильтры работают только до частоты 200 кГц, то на частотах входного сигнала до 800 кГц, по сигналу управления из частотного дискриминатора блока управления, коммутатор отклю- чает сигнал импульсного фильтра от входа формирователя фазовых интервалов и подключает на этот вход сигнал, проходящий через кС-фильтр. На более высоких частотах ко входу формирователя фазовых интервалов подключается сигнал чопосредственно с выхода формирователя 42. — | На друтой вход формирователя фазовых интервалов с коммута- тора Кё постоянно подается ситнал с выхода формирователя Ae для формирования норректирующего интервела. | 33 Комыттатор исследуемого сигнала построен на микросхемах D2 и №5.
Элементы ВТ, СТ образуюе 50- фильтр, через который проходит исследуемый сикнал с частотами выше 200 xIn. Коммутатор опорного сигяала постровн аналогично (микросхе- мы ] 4, 07, элемевты 82. 03). | | Сигналы управления коммутаторами " > 200 кГц" и" > 800. кТи" поступающие с частотного дискриминатора блона управления, усили- ваюгся оломентами ПД з.Ти Де. г. | | В качестве синхронизации формирователя фазовых интервалов. используются Ш - триггеры, на J) - входы ноторых подаются синхронизируемне ситналы, а на входн синхронизации = импульсы частотой 28 МГц, Микросхема Л) 9 производит синхронизацию ио- следуемото сигнала, а Г] Т0- опорного.
Верхний по схеме тригтер мхкросхемы 9 к нижний по схеме триггер микросхемы Л) 10 синхронизируют сигналы, поступающие непосредственно © выходов формирователей АТ и АЗ соответственно для формирования корректирующих иятервалов. ° Деление частоты исследуемого сигнала на чотное осунествля- ется синхропным кольцевым счетчиком, построенным на К - трит- герах J 14.2, D 14.2, Г 19.2. Аналогичный очетчик на тригтерах D 13,7, Dis.2, Divie Dive осуществля- ет деление частоты опорного сигнала. — JK - триггер ТП Т5.Т вырабатывает ситналы "Старт Ги _ "Старт 2", необходимые для начала формирования измерительного ` времени в блоке управления. |