43 Схема динамиеческого суммирования состоит из триггеров привязки ( Л)- триггеры макросхем 0) 13 - 015, 018.2, D 19.2, D 22.1, D 23.2), счотных триггеров (микросхемы 0 18.1, тет, 020, 022.2) дополнительно долящих частоту следо- вания импульсов, и элементов суммирования (логические влементы "исключающие ИЛИ" 016.т- 1016.3, ОДаг.л, 221.2). Импульсные последовательности первого и второго фазовых интервалов поступают через контакты 20 и 17 разъема ХТ и соот- ветствтющие каналы шестиканального делателя частоты на 0 - входы триггеров привязки (контакт 9 0) 13.Г и коятакт 6 D 14.1 соответственно}. На С-входах триггеров присутствуют импульсы частотой 875 кГц и сквахностью равной двум.
При этом имцульсы на — С-входе микросхемы Л) 13.Г противофазны импульсам па 0 - входе микросхемы ДО 14,1. Импульсы с выходов триггеров привязки поступают на вхолы элемента суммирования (микросхема 216.1). При любом временном положении импульсов первого фазового интервала отвосительно второто фазового интервала на выходе элемента суммирования присутствуют импульсы длительностью не менее половины периода частоты 875 кГц, а их число за время цикла измерения равио суммарному числу импульсов первого и второго фазовых интервалов за то ке время.
Аналогично объединяются импульсные последовательности третъего и четвертого фазовых интервалов (триггерами привязки служат микросхемы ] 13.2 а 2 [4.е, элементом суммарования служит микросхема ]) 16.2), а также импульсные последователь- ности интервалов коррекция {триггерами привязки слукат триггеры микросхемы 016, а элементом суммирования микросхема 16.3). 45 Импульсные последовательности с выходов елементов суммиро- nama Ш 16.Ги Ш 16.2 после деления частоты (триггеры 1 18.2 ] 19.6 соответотвонно) объедивяются посредством триггеров привязни на макроохемах J) 18.2 и 019.21 эле- мента оуммирования на мигросхеме 2 РТ.Т. Имцульсн с выходов элементов суммирования микросхем О 21.1.
и ]} 16.3 объединяются посредством тригхеров привязки ва микросхемах Т) 22.1, D 23,2 и влемента суммирования на микросхеме № 21,2, _ Делитель с переманным воеффициентом деления состоит из счетного триггера }.23.1 и двух четнрехразрядных двоичных счетчиков (микросхема J} 24). Требуемые выходы счетчиков (контакты 6 и 1 ]) 24) подклю- чены ко входам элемента объединения (контакты 9и8 \) 16,4 соответотвенно), с выходного контакта 10 которого через коятак- ты 33 и ЗГ разъема ХТ сигнал поступает на входы корректирующего и измерятельного счетчиков. Это дает возможность проверять работу схемы динамического суммирования.
Контакты 33 и ЗТ ответ- ной части разъема ХТ в приборе соеденены перемычкой, Из устройства управления через вонтакт 38 разъема ХТ на контанчы Ти ТО михросхемы Л 24 поступает сигнал управления коэффициентом деления " Уот. $ изм". Если время цикла измерения равно Т с, то сигнал управления имеет вдд потенциала логичес- KOH I. Если время цикла измерения разно ТО с, то сигнал управления имеет вид потенциала логического 0, Если на контактах Ги ГО Л 24 присутствует логический 0, то нижний по схеме счетчик микросхемы Т) 24 запирается и общий коэффициент деления равен тридцати двум.