вочным резистором, а на базах верхних траизисторов выставляется подотроечныи резистором 234. Транзисторы 14 и Т5 служат для компенсалии уходов характеристик транзисторов усилителя мощности при изменении температур. С выхода усилитоля чероз разделительные конденсаторы С34 и 635 усиленный сигнал проходит через фильтр, образованный индуктивностью 13 и паразитными емкостями. Фильтр обеспечивает согласование усилителя с нагрузкой и улучшает качество выходного сигнала. С фильтра сигнал через ковтакт 23 разъема Ш2 платы поступает на ВЫООКОЧастотный разъем, к которому присоединяется аттенюетор.
Кроме обеспечения усиления усилитель обеспечивает развязку о детектора, что позволяет избавиться от перекрестных искалений пря работе двух генераторов на одну нагрузку, улучшает КСВ выхода и двот возможность измерить его с помощью стандартного оборудования. В режиме "+6 4В" на выходе платы обеспечивается выходное напряжение 2 В.
Это достигается благодаря тому, что на контакт 15 разъема ШГ с модулятора НЧ подается вмосто переменного модулируюего напряжения постоянное напряхенце такой величины, что транзисторы в модуляторе, входящие во вспомогательный канал, заврываются, ток через транзисторы основного канала увеличивается в 2 раза, вдвое увеличиваетоя сигнал на выходо модулятора и соответственно на выходо усилителя.
Для обеспечения выходного напрялония 0,5 В на нокалиброванном выходе используется усилитель, вынолнекНЫЙ ПО КаскадНой схоме СК-ОБ на транзисторах Т2 и ТЗ, который подключен к выходу платы, и основной эмиттеряый повторитель 72, аналогичный ловторителям 73 и 74 и являющийся буферным каскадом, обеспечиващим согласование © нагрузкой 50 Ом. Выходной сигнал поступает через конденсатор СТ на базу транзистора 73, а усиледный сигнал снимается с коллектора Т2, проходят через повторитель 2 и через разделительный конденсатор 09 и резистор 20 поступает на контакт 2 разъема Ш2 платы, а затем на разъем, находящийся на задней стенке прибора. 4.2.4.
Долитель програмвахруемый (5.408.004) Делитель програмиируемый предназначен для делекия сигнала. задающего автогенератора на переменный коэффициент деления. Он состоит из следующих частей: высокочастотного делителя (ВД), низкочастотного делителя (НД), схемы управления (СУ), раопроделятеля импульсов (РИ), устройства памятв (УП), дешифратора частоты (13). Структурная схема делителя изображена на рис. 5. Поступающий на плату сигнал задающего автогенератора 10-100 МГц, проходя через эмиттерный повторвтель (транзистор 13), пода- егся на высокочастотный делятель МЗ, который делит частоту сиггв Рис. 5, Схема структурная делитоля:
Т- загрузка; Ш - код вала на 10 или 11 в зависимости от команды, поступающей из схемн управления через инвертор №6-Т,и ускоряющую цепочку #16, 05. С выхода ИСЗ поделенный сигнал преобразуется в узкие импульсы с помощью логических элементов М06-2 к №26-4 и элементов задержки ЕТ7, С12. Узкие импульсы поступают ва входы реверсивных очетчиков №13, М6, очитывающих на вычитание. При достижении очетчиком МУЗ состояния "0000" на выходе, триггер №017-2, МУ7-3 опрокиднвается, и с этого момента вноокочастотный делитель М0З производят деление на 10. Низкочастотный делитель состоит из счетчиков №16, №222, №224, №226, производящих очитьвание от первовачального состояния до состояния "0000" на выходе.
Счетчики соединены последовательно. М6 соединяется через буфер М17-1, транзисгор Т5 и инвергор №021-Г. Ключевой каскад на Т5 усиливает входине импульсы до ампзитуды 8 дБ, необходимой для работы очетчиков №22, МС24, 326. При достижении состояния "0000" на выходе пооледиего счетчика №26 выходной импульс через логические элементы 4221-2...М02Т-4 осуществляет возврат счетчиков №022, №24, МЗ26 в первоначальное состояние. Этот же импульс через буфер №28-6 поступает в схему управления, собранную на МОЕ2, №017-2, МЧ7-3, диодах 1-4. Схема управления осуществляет возврат счетчиков МСТЗ, М6 в перзоначальное состояние, а также опрокидывает триггер ИО7-2, МСТ7-3.
После этого высокочастотный делитель МСЗ производит делоние на 31. Диодн ДЯ-Д4 выполняю: функцию логического сложения поступающих на них импульсов. Сигнал из схемы управлокия1 «Гл через буфер МЗ17-4 поступает на плату детектора фазового. Первоначальные состояния счетчиков обеспечивает устройство памяти, управляемое распределителем выпульсов. Распределитель импульсов собран на микросхемах МОТ, №02, №04, ММ8-4 и транзисторах ТТ, Т2, 14. Пачки импульсов загрузки, поступающие по одному проводу с платы устройства управления,и работа распределителя импульсов пояснены ня рис, 8. Положительные импульсы 1-6 (рис.
8,а) проходят через транзисторн 14, 74 и микросхемы МИ-4, М718-4 на вход счетчика-распре29