43 На вход пелителя частоты поступают импульсы о генератора импульсов, который задает частоту опроса. Трехразряцный двоичный вод с делителя частоты поступает такле на вход второго дешифратора, Второй дешифратор формарует позиционный код управления раз- рядами динамической индикация. Коммутатор усиливает сигналн с выходов преобразователя кода и второго дешафратора. Усвленные сигналы поступают далее в индикатор. На поммутатор из блока управления поступает такха сигнал "Пауза", велючакющий соответствующий элемент инцикации на индина- торе в пяувах между циклами измерений.
Схема устранения кратности вырабатывает сигнал, изменяющий частоту крарцевого генератора в случае нестабильности показаний прибора, что имеет место пря наличии кратности частоты входного сигнала ий частоты квантования. этим достигается устранение крат- ности и обзспечивается стабильность показаний прабора для любой частоты входных сигналов. 6.3.6. Схема электрическая нринцициальная индикаторного устройства приведена в приложении 4. Устройство выполнено с применением микросхем серий 130 и 564. Серия 130 применена для построения более высокочастотных цепей, Шэстиканальный делитель Частоты представляет собой есть четнрехразрядиых делителей на Ш -триггерах.
Режим счета в триг- терах обеспечен соединением Ш - входов с инверсными выходами. Первые два разряда каждого делителя выполнены на микросхемах серии 130 (01-06 ). Остальные разряды построены на макросхемах серии 564 { 0 7- 012).